华为半导体负责人何庭波于 7 月 3 日在 ChinaXiv 平台发布了其《面向多层级电子系统的时间缩微理论》（又称“韬定律”）的 V2 版本。

相比于 5 月 25 日发布的 V1 版本，此次更新在原有的理论框架基础上，增加了大量的工程应用细节、实测数据以及产品发展规划。这使得以时间常数 τ 为核心的后摩尔时代缩放理论体系得到了进一步的完善。

在论文结构上，V2 版本将 V1 版本中的引导性内容进行了整合，形成了一个包含 8 个章节的完整论述体系，章节间的逻辑层次更加分明。

V2 版本还引入了多张示意图，用于展示 τ 分层时空模型、LogicFolding 架构、键合界面截面、Unified Bus 互连架构以及 Hi-ONE 光引擎等关键技术。

在工程实现方面，V2 版本深入探讨了 LogicFolding 核心技术的“齿比”概念。当混合键合间距接近顶层金属布线尺寸时，3D 设计空间从传统的“宏块级离散优化”转变为“单元级连续优化”。这种优化方式能够实现全局最优的垂直逻辑划分，从而克服了传统 3D 堆叠只能按功能块进行分层的局限性。

此外，V2 版本还新增了量产实测数据表格，具体列出了 Kirin 2026 与基准 Kirin 9030 Pro 在电压、频率、归一化功耗、面积和功率密度等方面的参数。

在产品演进路线方面，V2 版本进行了细化，明确了技术发展的各个节点。在移动端，补充了 TSV 从顶层金属下移至 M6 层以及多有源层堆叠等发展路径；在 AI 领域，则明确了 Ascend 系列加速器的迭代节奏。